Proč se učit VHDL?

Odpověď je jednoduchá: Pokud chcete používat FPGA,  (skoro) nic jiného vám nezbývá.

Tedy samozřejmě, můžete místo VHDL zvolit Verilog, můžete se učit System C, můžete na tyhle jazyky rezignovat a všechno malovat jako schémata, ale garantuju vám, že se znalostí VHDL či Verilogu bude váš život s FPGA snazší.

Otázka „VHDL, nebo Verilog“ je další z mnoha nekonečných programátorských debat, kde není jednoznačná odpověď. Já jsem zvolil VHDL. Jak říká klasik: Zkusil jsem obojí, a VHDL mi přišlo lepší. VHDL se víc prosadilo v Evropě, Verilog v USA. Rozdílů mezi těmito jazyky je mnoho, zájemce odkazuju na toto hezké shrnutí.

Když tedy máte jasno v tom, jaký jazyk zvolit, je potřeba se ho naučit. Hodně pomůže, když umíte v něčem programovat, ještě víc pomůže, když chápete princip elektronických zařízení, a úplně nejvíc pomůže, když jste si už něco navrhli, postavili a ono to fungovalo!

K učení nepotřebujete nezbytně nutně hardware. Dá se psát „nanečisto“ a v nějakém IDE (jsou i pro Linux, nebojte) si simulovat chování, ale rovnou říkám, že bude lepší si pořídit nějaký kit. Není to nic extrémně nákladného, a ty základní lze pořídit i s programátorem a poštovným někde okolo šesti stovek.

A pak už jen sedněte, proberte se všemožnými odkazy, dívejte se, co všechno se dá s FPGA udělat… to je ta nejlepší motivace se to začít učit taky!

Přiznám se na rovinu: Nejsem VHDL guru! Něco málo jsem si zkusil, ale jsem na začátku. Ověřil jsem si, že nejlíp si naučené zafixuju, když se ho snažím popsat. Proto tenhle web. Pokud nesnášíte, když s někým probíráte jeho chyby a při učení jste na věci radši sami, sjeďte si do zápatí, naleznete tam odkazy na knihy, tutoriály, návody… Ale pokud chcete jít se mnou krok za krokem, jste vítáni.

Neříkám, že všechno popíšu správně a komplexně. Říkám to radši otevřeně a dopředu: Budu zjednodušovat, budu dělat chyby, můžu se někde zmýlit, ale na konci té cesty budu, doufám, umět ve VHDL udělat, co chci.